Fraunhofer-Verbund Mikroelektronik in Kooperation mit den Leibniz-Instituten FBH und IHP

Fraunhofer-Verbund Mikroelektronik in Kooperation mit den Leibniz-Instituten FBH und IHP

High-Performance Computing

© Pixabay / Colin Behrens

Hochleistungsrechnen (High-Performance Computing, HPC) ermöglicht es, extrem anspruchsvolle Berechnung von Daten innerhalb von Computersystemen durchzuführen und ist damit ein wesentlicher Treiber der digitalen Transformation.

Klassische von-Neumann-Architekturen, wie wir sie heutzutage kennen, werden spezialisiert auf bestimmte Anwendungsfelder. Um für unterschiedliche Anwendungsdomänen optimale, im Hardware-Software-Codesign aufeinander abgestimmte Komponenten (Rechenarchitekturen und Algorithmen) einsetzen zu können, sind neuartige Supercomputer hingegen modular nach dem Baukastenprinzip aufgebaut.

Diese Supercomputer, deren Leistung ständig steigt, treiben die Forschung und Entwicklung in rechen- und datenintensiven Bereichen entscheidend voran. Als hoch-performante und energieeffiziente Prozessoren in eingebetteten Systemen kommt das Hochleistungsrechnen beispielsweise beim (teil-)autonomen Fahren zum Einsatz, bei dem sehr große Datenmengen von zahlreichen Sensoren zuverlässig und in Echtzeit mobil verarbeitet werden müssen (Edge Computing).

Darüber hinaus gibt es auch weitere interessante Entwicklungen im Bereich der Prozessoren. Ein Beispiel dafür ist die EPI, die European Processor Initiative, in der 28 Partner aus zehn europäischen Ländern gemeinsam High-Performance Computing-Prozessoren und Beschleunigereinheiten entwickeln. Die EPI-Prozessoren sollen Simulationsanwendungen wie beispielsweise Wettervorhersagen und Strömungssimulationen effizient ausführen können.

Forschungsbereiche

Chip-Package-Board Co-Design
Nutzung von Open-Source Hardware
Signal- und Power-Integrität für die elektrischen Verbindungen
Weiterentwicklung der 3D-Heterointegration
Integration des Chiplet-Konzeptes
Neue Interposertechnologien (Verbindung Si und organische Träger)
Zuverlässigkeit (auch für Anwendungen im Automobilbereich)

Projektbeispiele

Heterogene 3D-Integration, u. a. für High-Performance Anwendungen wie Prozessoren @ Fraunhofer EMFT

Ein besonderes Augenmerk bei Mikrosystemintegration von Halbleiterkomponenten am Fraunhofer EMFT liegt auf der 3D-Systemintegration. Auf dem Gebiet der heterogenen 3D-Integration wird am Fraunhofer EMFT bereits seit Mitte der 1990er geforscht und u.a. robuste Niedertemperatur Die/Wafer-Bonding Verfahren basierend auf Solid-Liquid-Inderdiffusion entwickelt (SLID).

Next Generation Computing in der Edge @ Fraunhofer EMFT

Im Zentrum des Innovationsprojekts SecLearn Arrival stehen die Aspekte neuromorphe, energieeffiziente Hardwarekomponenten und KI-Algorithmen für dezentrales Lernen sowie der Datenschutz

Design und Layout von integrierten Schaltkreisen (IC) @ Fraunhofer EMFT

Das Fraunhofer EMFT Circuit Design Team bietet einen umfassenden Service für Design und Layout von integrierten Schaltkreisen, der Ihre innovativen Ideen zum Leben erweckt. Das Team von erfahrenen Fachleuten ist auf jeden Aspekt des IC-Designprozesses spezialisiert und gewährleistet erstklassige Qualität und nahtlose Umsetzung.

Mehr erfahren

Bio4Comp – Molekulare motorbetriebene Bio-Computer mit Fraunhofer ENAS

Startschuss für 6,1 Millionen Euro EU-Horizon 2020 Forschungsprojekt zur Entwicklung eines neuen Computer-Typen auf Basis von Biomolekülen. Dieses Projekt wurde aus Mitteln des Forschungs- und Innovationsprogramms »Horizont 2020« der Europäischen Union im Rahmen der Zuschussvereinbarung Nr. 732482 gefördert.

Hochleistung durch Heterointegration @ Fraunhofer IAF

Bei der Heterointegration werden Komponenten aus unterschiedlichen Halbleitertechnologien »monolithisch« in einem Chip eingebettet, um mehr Funktionalität und eine verbesserte Leistung zu erzielen. Aufbauend auf dem Konzept der Heterointegration entwickeln Forscher des Fraunhofer IAF zusammen mit Projektpartnern Integrationsschemata für innovative Elektroniksysteme.

MIIMOSYS – Mikrotransferdrucke zur Integration von CMOS- und GaN-Bauelementen – Technologien und Prozesse zur Heterointegration leistungselektronischer Systeme mit Fraunhofer IAF

Das Ziel des »MIIMOSYS«-Projekts ist die weltweit erstmalige Demonstration einer heterogenen on-chip Integration von GaN-Schaltelementen und einer Silizium-CMOS-Ansteuerelektronik auf Systemebene durch Mikro-Transferdruck (»micro-Transfer-Printing«, μTP).

Das Mooresche Gesetz brechen: PHOENICS – Neues Photonic-Computing-Projekt mit Fraunhofer HHI

Das Fraunhofer HHI entwickelt im Projekt den Teil des neuromorphen Prozessors, der für die Kodierung der Daten verantwortlich ist. Das Projekt wird durch das Forschungs- und Innovationsprogramm »Horizont 2020« der Europäischen Union unter der Fördervereinbarung Nr. 101017237 gefördert.

Cluster High-Performance Computing (HPC) @ Fraunhofer HHI

Das Fraunhofer Heinrich Hertz Institut betreibt einen High-Performance-Computing- (HPC-) Cluster. Damit bietet das Institut den Mitarbeitern aus den Abteilungen Wireless Network (WN) und Video Coding and Analytics (VCA) die Möglichkeit, komplexe Berechnungen und Simulationen für umfassende Forschungsarbeiten durchführen zu können.

Sichere und flexible Edge analytics platform @ Fraunhofer IIS

OGEMA wurde als Verknüpfungsplattform verschiedenster Kommunikationstechnologien entwickelt, die darüber hinaus eine Laufzeitumgebung für lokale Services zur Verfügung stellt und auf verschiedensten Edge Controllern betrieben werden kann.

Sicheres Edge Computing für IoT-Systeme @ Fraunhofer IIS

Für viele Anwendungen wird deutlich, dass eine Datensammlung in der Cloud nicht die optimale Lösung ist. Derzeit konkurrieren daher zwei Wege bei der Datenspeicherung und -verarbeitung: Cloud und Edge Computing.

Evaluationsplattform für Multi-Access Edge Computing @ Fraunhofer IIS

Das Fraunhofer IIS bietet eine Evaluationsplattform für MEC-Technologien, um Anwendungen und deren Verteilung vorab Tests unterziehen zu können. Durch die 5G-Bavaria-Testbeds »Industrie 4.0« und »Automotive« wird die Möglichkeit geschaffen, eine native MEC-Integration herzustellen und verschiedene Netz-Architekturformen aufzubauen.

System-Packaging @ Fraunhofer IIS/EAS

Durch neuartige Konzepte in der Systemintegration – wie die Chipstapelung oder der Einsatz von Interposern – kann ein höherer Datendurchsatz bei gleichzeitig sinkendem Energieverbrauch und reduziertem Flächenbedarf erzielt werden.

Chiplets als Enabler für Autonomes Fahren @ Fraunhofer IIS/EAS

Oberklasse-Fahrzeuge, die auf Autobahnen autonom fahren können, sind bereits auf den Markt gekommen oder werden in den nächsten Jahren in den Markt eingeführt. Die Fahrt auf der Autobahn wurde als erste Anwendung ausgewählt, da die Anzahl von zu berücksichtigenden Objekten vor, neben und hinter dem Auto überschaubar ist.

Chiplets als Lösung für den Chipmangel (2021) @ Fraunhofer IIS/EAS

Während sich hochvolumige Chipaufträge relativ schnell von den jüngsten Lieferengpässen erholen dürften, stehen Besteller kleiner und mittlerer IC-Mengen vor einem steinigen Weg. Unser Experte Andy Heinig zeigt einen Lösungsansatz für dieses Problem auf.

RISC-V Prozessoren für Safety und Security @ Fraunhofer IMS

Das Fraunhofer IMS bietet abgesicherte Prozessorkerne auf Basis der offenen RISC-V Architektur an. Diese Befehlssatz-Architektur erlaubt die Entwicklung von kundenspezifischen Spezialprozessoren für Safety & Security und ermöglicht eine hochgradige Optimierung der Kerne auf eine Anwendung.

Lizenzfreier RISC-V core für FPGA und ASIC @ Fraunhofer IMS

Mit dem AIRISC core stellt das Fraunhofer IMS seinen leistungsfähigen RISC-V Embedded-Prozessorkern für Sensorik-Aufgaben unter eine Open Source Lizenz, welche auch die Verwendung für kommerzielle Produkte erlaubt.

3D-Integration @ Fraunhofer IMS

Forschung und Entwicklung im Bereich der Mikro- und Nano-Elektronik führten in den letzten Jahrzehnten zu immer kleineren Strukturgrößen und kontinuierlich wachsenden Integrationsdichten von Sensoren, Speichern und verarbeitenden Schaltungen.

3D-Integration in der Mikroelektronik @ Fraunhofer IMS

Das Fraunhofer IMS bietet verschiedene Technologien zur 3D-Integration, um den Trend der Mikroelektronik - schneller, kompakter und leistungsstärker – auch weiter fortzusetzen.

3D-Integration im MST Lab&Fab des Fraunhofer IMS

Die technologischen Kompetenzen und verfügbaren optischen Bauelemente bilden eine stabile Basis für die Entwicklung optischer Sensoren für zahlreiche Anwendungen.

Ferroelektrische Eigenschaften von AlScN eröffnen Entwicklungspotentiale für Halbleitertechnologie, u. a. für NGC-Anwendungen oder neuromorphe Elektroniken @ Fraunhofer ISIT

Im vergangenen Jahr befassten sich ISIT-Wissenschaftler mit der Entwicklung von ersten AlScN-basierten ferroelektrischen Feldeffekttransistoren.

Innovative Bauelemente, u. a. für Next Generation Computing @ Fraunhofer ISIT

Das Fraunhofer ISIT unterstützt die kontinuierliche Miniaturisierung von Leistungselektronik-Applikationen bei gleichzeitig erhöhter Leistungsdichte auf System- und Bauelementeebene und bietet die Entwicklung von Bauelementen wie anwendungsspezifische PowerMOS-Transistoren auf Siliziumbasis, IGBTs und Dioden mit Sperrfähigkeiten bis 1200V sowie fortschrittliche Leistungstransistoren und Dioden auf Galliumnitridbasis mit hervorragenden elektrischen Eigenschaften und Schaltgeschwindigkeiten bis in den ns-Bereich.

3D-Integration @ Fraunhofer IZM

Die dreidimensionale Systemintegration ist ein Kernthema der heutigen elektronischen Aufbau- und Verbindungstechnik. Basierend auf der vertikalen Anordnung der Systemkomponenten bietet das Konzept spezifische Vorteile bezüglich der heterogenen Integration unterschiedlicher Bauteile wie Sensoren, Prozessoren, Speichern oder Antennenkomponenten.

3D-Integration auf Bauteilebene @ Fraunhofer IZM

Um den Marktanforderungen in Mikroelektronik und Mikrosystemtechnik nach immer höherer Packungsdichte zu genügen, wird es zukünftig nicht mehr ausreichen, die Integration von Funktionskomponenten auf Modul- oder Chipebene durch planbare Positionierung zu betreiben.

Trendthema Chiplets @ Fraunhofer IZM

In der heutigen Welt hat das „Advanced Packaging“ mit Ansätzen wie Flip-Chip-Technologien, Wafer Level CSPs oder in das Substrat eingebetteten ICs eine Schlüsselfunktion innerhalb der modernen Elektronik-Integrationstechnologien.

System Integration & Interconnection Technologies @ Fraunhofer IZM

Das Leistungsspektrum der Abteilung Systemintegration und Verbindungstechnologien (SIIT) mit ihren rund 170 Mitarbeitern reicht von der Beratung über Prozessentwicklungen bis hin zu technologischen Systemlösungen.

InP-BiCMOS-Heterointegration @ Leibniz FBH

Zur Systemintegration müssen Terahertz-Schaltkreise aufgebaut und beispielsweise mit Antennenstrukturen verbunden werden. Diese Aufbauten und Verbindungen müssen eine möglichst hohe Bandbreite vorhalten, sollen geringe Verluste aufweisen, reproduzierbar dem Modell entsprechen und kostengünstig herstellbar sein.

Technologien für smarte Systeme, u. a. mit Anwendung von neuartigen Heterointegrationstechniken wie Waferbonding oder Chiplettransfer @ Leibniz IHP

Die Technologieforschung am IHP konzentriert sich auf die Entwicklung und Erweiterung hochleistungsfähiger SiGe-BiCMOS-Technologien.

Heterointegration von Bauelementen und Technologien @ Leibniz IHP

Die Forschungsgruppe Heterointegration von Bauelementen und Technologien (HDT) kombiniert verschiedene Disziplinen und Fachkenntnisse ausgehend von Materialien und Bauelementen, FEM-Modellierung & Simulation in multiphysikalischen Domänen bis hin zu Halbleiter- sowie Aufbau- und Verbindungstechnologien, um neue Komponenten und Technologiemodule speziell für Hochfrequenzanwendungen zu entwickeln.